引言
處理高速電子系統(tǒng)的信號完整性問題一直是比較難于處理的,特別是越來越多的芯片的工作頻率超過了100 MHz,信號的邊沿越來越陡(已達(dá)到ps級) ,這些高速器件性能的提高更增加了系統(tǒng)設(shè)計的難度。同時,高速系統(tǒng)的體積不斷減小使得PCB板的密度迅速提高。信號完整性問題已經(jīng)成為新一代高速產(chǎn)品設(shè)計中越來越值得注意的問題。
信號完整性問題的產(chǎn)生
信號完整性(SI)是指信號在電路中以正確的時序和電壓作出響應(yīng)的能力。從廣義上講,信號完整性問題表現(xiàn)為反射、串?dāng)_、地彈和延遲等。
反射
反射現(xiàn)象的原因是信號傳輸線的兩端沒有適當(dāng)?shù)淖杩蛊ヅ。信號功率的一部分?jīng)傳輸線傳給了負(fù)載,另一部分則向源端反射。布線的幾何形狀、不適當(dāng)?shù)亩私、?jīng)過連接器的傳輸及電源平面不連續(xù)等因素均會導(dǎo)致信號反射。
串?dāng)_
信號串?dāng)_是沒有電氣連接的信號線之間的感應(yīng)電壓和感應(yīng)電流產(chǎn)生的電磁耦合現(xiàn)象。這種耦合會使信號線起到天線的作用,其電容性耦合引發(fā)耦合電流,感性耦合引發(fā)耦合電壓,并且隨著時鐘速度的升高和設(shè)計尺寸的減小而加大。由于信號線上的交變信號電流通過時,會產(chǎn)生交變磁場,處于磁場中的其它信號線會感應(yīng)出信號電壓。在低頻段,導(dǎo)線間的耦合可以建立為耦合電容模型;在高頻段,可以建立為LC集中參數(shù)導(dǎo)線或傳輸線模型。另外,PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性以及信號線端接方式對串?dāng)_都有一定的影響。
地彈
主要是源于電源路徑以及IC封裝所造成的分布電感的存在。當(dāng)系統(tǒng)的速度愈快,同時轉(zhuǎn)換邏輯狀態(tài)的I/O引腳個數(shù)愈多時,會產(chǎn)生較大的瞬態(tài)電流,導(dǎo)致電源線上和地線上電壓波動和變化,這就是平時所說的接地反彈。接地反彈噪聲會造成系統(tǒng)的邏輯運(yùn)作產(chǎn)生誤動作。
延遲
延遲是指信號在PCB板的導(dǎo)線上以有限的速度傳輸,信號從發(fā)送端到達(dá)接收端的傳輸延遲。信號的延遲會對系統(tǒng)的時序產(chǎn)生影響,在高速數(shù)字系統(tǒng)中,傳輸延遲主要取決于導(dǎo)線的長度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。